IEEE 1149.1IEEE 1149.1
Specifiche per il controllo dei difetti di connessione (saldature difettose, piedini storti, disallineamenti dei pin...) nelle connessioni del bus PCI. Elaborata dal JTAG. Il test effettuato si chiama 'Boundary scan'.
  |
|
| Copyright 1995/2012© Luigi Bruno - Vietata la riproduzione in qualsiasi forma, anche parziale | |
|
Il web per adulti www.sites-directory.net |